

(11) Publication number:

08018355 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number:

06152369

(51) Intl. Cl.: H03F 3/45

(22) Application date:

04.07.94

(30) Priority:

(43) Date of application

publication:

19.01.96

(71) Applicant: ASAHI KASEI MICRO SYST KK

(72) Inventor:

ADACHI TOSHIO

(74) Representative:

(84) Designated contracting

states:


(54) OPERATIONAL AMPLIFIER

(57) Abstract:

PURPOSE: To provide the operational amplifier circuit which has a wide in-phase input signal range and has less distortion and is easy to design.

CONSTITUTION: When an in-phase input signal is in the vicinity of the middle between VDD and VSS, first and second differential amplification parts 1 an 2 are normally operated together. When the inphase input signal is in the vicinity of VSS, the first differential amplification part is not operated because input MOSFETs 6 and 7 of the first differential amplification part 1 are turned off. Since the in-phase signal is shifted to the VDD side by actions of level shifters 4 and 5 of the second differential amplification part 2, input MOSFETS 9 and 10 of the second differential amplification part 2 are not turned off, and the second differential amplification part 2 is normally operated. When the in-phase input signal is on the VDD on side, the second differential amplification part 2 cannot be normally operated but the first differential amplification part 1 is normally operated, and therefore, this device is normally operated as an operational amplifier.

COPYRIGHT: (C)1996,JPO



BEST AVAILABLE COPY

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平8-18355

(43)公開日 平成8年(1996)1月19日

(51) Int.Cl.⁶

識別記号

FΙ

技術表示箇所

H03F 3/45

Z

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号

特願平6-152369

(22)出願日

平成6年(1994)7月4日

(71)出願人 594021175

旭化成マイクロシステム株式会社 東京都渋谷区代々木1丁目24番10号

(72)発明者 安達 敏男

神奈川県厚木市栄町1丁目1番3号 旭化

成マイクロシステム株式会社内


(74)代理人 弁理士 谷 義一

(54) 【発明の名称】 演算増幅器

(57)【要約】

【目的】 同相入力信号範囲が広く、歪みが少なく、しかも設計が容易な演算増幅回路を得ることが目的である。

【構成】 同相入力信号がVDDとVSSの中間近傍のときには、第1および第2差動増幅部1および2は共に正常に動作する。次に、同相入力信号がVSS近傍にあるときには、第1差動増幅部1の入力MOSFET6および7がオフするために第1差動増幅部は動作しない。第2差動増幅部2のレベルシフタ4および5の働きによって、同相信号がVDD側にシフトしているので、第2差動増幅部2の入力MOSFET9および10はオフせず、第2差動増幅部2は正常に動作する。また、同相入力信号がVDD側にあるときには、第2差動増幅部2は正常な動作ができないが、第1差動増幅部1が正常に動作するため演算増幅器として正常に動作する。



【特許請求の範囲】

【請求項1】 入力信号が直接ゲートに入力される入力 MOSFET対と定電流源とを有する第1差動増幅部 と、

入力信号がレベルシフタ対を介してゲートに入力され、 前記第1差動増幅部の入力MOSFET対と同じ極性の 入力MOSFET対と定電流源とを有する第2差動増幅 部と、

前記第1差動増幅部の出力と第2差動増幅部の出力を合成するカスコードMOSFET対とロード回路とを有する信号合成回路とを備えることを特徴とする演算増幅器。

【請求項2】 入力信号が直接ゲートに入力されるエン ハンス領域の動作特性を示す入力MOSFET対と定電 流源を有する第1差動増幅部と、

入力信号が直接ゲートに入力される前記第1差動増幅部の入力MOSFET対と同じ極性でデプレション領域の動作特性を示す入力MOSFET対と定電流源とを含む第2差動増幅部と、

前記第1差動増幅部の出力と前記第2差動増幅部の出力を合成するカスコードMOSFET対とロード回路とを有する信号合成回路とを備えることを特徴とする演算増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、同相信号レベルが正側 の電源電圧から負側の電源電圧にわたり動作可能な演算 増幅器に関する。

[0002]

【従来の技術】演算増幅器はアナログ回路において広く 30 用いられており、演算増幅器の性能がアナログ回路の性能を支配するといっていいほど、演算増幅器の性能は重要である。近年、電子機器の小型化が進行しており、同時に電池使用を前提にした低電圧動作をアナログ回路にも要求されるようになってきた。アナログ回路を低電圧で動作させると処理可能な信号レベルも低下せざるを得なくなり、S/N特性が損なわれるという問題が発生する。したがって、演算増幅器に対してはできるだけ信号処理電圧範囲を広く保つためにも、同相入力信号レベル範囲は広ければ広い程好ましく、同相入力信号範囲が正 40 側、負側それぞれの電源まで動作可能であれば最も好ましいといえる。しかしながら、従来の増幅器においては、このような演算増幅器は設計が困難であり、好ましい増幅器が提供できなかった。

【0003】図5に、従来用いてきた同相入力信号範囲の大きな演算増幅器の例を示す。ここで、131はNMOSFETを入力トランジスタとした第1差動増幅部、132はPMOSFETを入力トランジスタとした第2差動増幅部、そして133は第1差動増幅部131と第2差動増幅部132の信号を合成して和をとる信号合成

回路である。図5に示した従来の回路では、同相入力信 号がV_{DD}付近の時には、NMOSFETを入力MOSF

ETとする第1差動増幅部131が動作する。また同相入力信号が V_{SS} 付近の時には、PMOSFETを入力MOSFETとする第2差動増幅部132が動作して、さらに V_{SS} および V_{DD} の中間付近では第1差動増幅部131および第2差動増幅部132が動作する。したがっ

2

て、図5に示した従来の演算増幅器は、全ての同相信号 にわたり動作が可能となっている。

10 [0004]

【発明が解決しようとする課題】この従来の演算増幅器のためには、第1および第2差動増幅部131および132の2種類を設計する必要がある。このため、設計に要する時間がかかるという問題がある。

【0005】さらに、従来の図5に示した回路にように 出力部を構成したときには、図6に示すように同相入力 信号を V_{DD} 付近 $\mathbf{0}$ 、中央付近 $\mathbf{0}$ 、 V_{SS} 付近 $\mathbf{0}$ と区分けし たときに V_{DD} 付近 $\mathbf{0}$ でロード $\mathbf{MOSFET151}$ および 152に流れる電流値は $\mathbf{1}_3$ - $\mathbf{1}_2$ 、中央付近 $\mathbf{0}$ で $\mathbf{1}$

70 3、V_{SS}付近**③**で I₃ + I₁ となり、各領域に対してロードMOSFET151および152に流れる電流値の変動が大きくなる。このために出力動作点が、同相入力レベルによって図6に示すように、カスコードMOSFETに流れる電流量に応じて変動し、結果的に入出力特性において盃を生ずるという問題点が生ずる。

【0006】また、バイアス端子B₂ に印加するバイアス電圧を同相入力レベルに対して可変にして、バイアス電圧を受けるカスコードMOSFET147および14 8が常に飽和領域にあるように保たなくてはならないと 30 いう問題がある。

【0007】したがって、本発明の目的は、同相入力信 号範囲が広く、歪みが少なく、しかも設計が容易な演算 増幅回路を得ることが目的である。

[0008]

【課題を解決するための手段】上記目的を達成するために、請求項1の発明は、入力信号が直接ゲートに入力される入力MOSFET対と定電流源とを有する第1差動増幅部と、入力信号がレベルシフタ対を介してゲートに入力され、前記第1差動増幅部の入力MOSFET対と同じ極性の入力MOSFET対と定電流源とを有する第2差動増幅部と、前記第1差動増幅部の出力と第2差動増幅部の出力を合成するカスコードMOSFET対とロード回路とを有する信号合成回路とを備えることを特徴とする演算増幅器である。

【0009】また、請求項2の発明は、入力信号が直接 ゲートに入力されるエンハンス領域の動作特性を示す入 力MOSFET対と定電流源を有する第1差動増幅部 と、入力信号が直接ゲートに入力される前記第1差動増 幅部の入力MOSFET対と同じ極性でデプレション領 50 域の動作特性を示す入力MOSFET対と定館流源とを 3

含む第2差動増幅部と、前記第1差動増幅部の出力と前 記第2差動増幅部の出力を合成するカスコードMOSF ET対とロード回路とを有する信号合成回路を備えるこ とを特徴とする演算増幅器である。

[0010]

【作用】同相入力信号がVDDとVSSの中間近傍のときに は、第1および第2差動増幅部および2共に正常に動作 が可能である。したがって、演算増幅器は正常に動作す る。次に、同相入力信号がVSS近傍にあるときには、第 1 差動増幅部は動作しない。一方、第2 差動増幅部のレ ベルシフタの働きによって、第2差動増幅部の同相入力 信号レベルは VDD側にシフトする。 レベルシフタによっ て同相信号がVpp側にシフトすることで、第2差動増幅 部の入力MOSFETは、オフすることなく正常に動作 し、第1差動増幅部が動作しなくても、全体として演算 増幅器は正常に動作する。また同相入力信号がVDD側に あるときには、第2差動増幅部のレベルシフタが V DDに いつも張り付いているため、第2差動増幅部は正常な動 作ができない。しかし、このときには第1差動増幅部が 正常に動作するため、演算増幅器として正常に動作す

【0011】このように、本発明の演算増幅器は、2種 類の全く同じ回路構造を有した差動増幅部を有し、一方 にレベルシフタを介して入力信号が入るようになってい るため、同相入力信号範囲が広く、しかも設計が容易で ある。

[0012]

【実施例】以下、図面を参照して本発明の実施例を説明 する。

【0013】本発明の一実施例の演算増幅器を図1に示 す。図1において、1は入力MOSFET6と7および 定電流源8からなる、通常用いられている回路構成の第 1 差動増幅部で、2 は1 と同じ構成の差動増幅部と入力 端子対に接続されたソースフォロワ構成のレベルシフタ 4および5で構成された第2差動増幅部で、入力信号が レベルシフタ4および5を介して、第2差動増幅部2の 入力MOSFET9および10に印加される。3は第1 および第2差動増幅部1および2の信号を合成する信号

$$I_{DS} = (W/L) \cdot K' \cdot (V_{GS} - V_{TH})^2$$
 (1)

電流、VTHはしきい値、W、LはそれぞれMOSのチャ ネル幅、チャネル長、K' はゲインファクタと呼ばれる 定数である。

【0017】このレベルシフト量は、同相入力信号がV SSの時にも差動増幅部 2 が動作するするように定める必 要がある。NMOSFET対9および10が正常に動作

 $V_{ON1} + V_{ON2} + V_{TH2}$

以上なくてはいけない。ここで、 V_{ON1} , V_{ON2} はそれ ぞれNMOSFET11の($V_{GS}-V_{TH1}$)、NMOS FET対9および10の(VGS-VTH2)、VTH1、V 50 合成回路である。ここで、電流源24,26および16 は回路の理解が容易にできるように、それぞれ挿入され ているように記載したが、実際の回路ではいずれがひと つ実装して、その電流源の電流量はそれぞれの総和にな るようにすれば良い。電流源25,27および17も同 様に取り扱うことができる。

【0014】次に、この実施例の動作に関して説明す る。まず同相入力信号がVDDとVSSの中間近傍のときに は、第1および第2差動増幅部1および2はともに動作 10 が可能である。したがって、演算増幅器全体は正常に動 作する。次に、同相入力信号がVSS近傍にあるときに は、第1差動増幅部1の入力MOSFET6および7が オフするために第1差動増幅部1は動作しない。一方、 第2差動増幅部2のレベルシフタ4および5の働きによ って、第2差動増幅部2の同相入力信号レベルはVDD側 にシフトする。このシフト量はレベルシフタに用いてい る入力MOSFET12および13のしきい値とサイズ さらに電流値によって決まる。レベルシフタ4および5 によって同相信号がVDD側にシフトすることで、第2差 20 動増幅部 2 の入力MOSFET 9 および 1 0 は、オフす ることなく正常動作が可能である。この結果、第1の差 動増幅部が動作しなくても、全体として演算増幅器は正 常に動作する。また同相入力信号がVDD側にあるときに は、第2差動増幅部2のレベルシフタ4および5の出力 が常にVDDに張り付くため、第2差動増幅部2は正常な 動作ができない。しかし、このときには第1差動増幅部 1が正常に動作するため、演算増幅器としては正常に動

【0015】ここで、図1で用いているレベルシフタ4 および5の動作について説明する。そのうちのひとつの レベルシフタ4は、入力定電流源14と入力PMOSF ET12とからなり、入力信号は正の電源であるVpn側 にシフトする。このシフト量はPMOSFET12のゲ ートーソース間電圧VGSであり、VGSは次の式で決ま る。

[0016]

【数1】

ここで、IpsはMOS12を流れるドレイン・ソース間 40 するためにはNMOSFET対9および10ならびに定 電流源として用いているMOSFET11が飽和領域で 動作しなくてはいけない。このためにはNMOSFET 対9および10のゲートに印加するべく動作点電圧は

[0018]

【数2】

(2)

TH2 はそれぞれNMOSFET11のしきい値電圧、N MOSFET対9および10のしきい値電圧である。 【0019】この演算増幅器では、第1および第2差動 5

増幅部1および2の構成は同一でよいので、設計が非常 に容易になる。

【0020】同相入力信号を V_{SS} 付近、中央付近、 V_{DD} 付近と区分けしたときに、 V_{SS} 付近で差動増幅部 1 内の入力MOSFET 6, 7 はオフするために、1 ードMOSFET 2 2 および 2 3 に流れる電流は 1 3 + 1 1 である。中央付近では、第 1 および第 2 差動増幅部 1 および 2 はいずれも動作しているため、1 ードMOSFET 2 2 および 2 3 に流れる電流は 1 3 である。 1 の分付近では、1 がかる。1 がかる。1 がかる。1 がかる。1 がかる。1 がかるが、第 1 を動増幅部 1 やの入力MOSFET 1 が変われるで、1 ののの表すなので、1 ードMOSFET 1 の名に示した従来の回路よりも、1 での各領域に対しての変動が少なくなり、結果として入出力特性に対して歪が減少する。

【0021】また図1の説明では、NMOSFETを入 力MOSFETとして例に挙げたが、PMOSFETの 場合でも、同様の手法に基づいて設計すれば同じ効果が 得られるのは明らかである。

【0022】図1の説明においては、レベルシフタ4および5はソースフォロワ回路を用いたが、例えばバイポーラ回路を使用したエミッタフォロワ等、入力信号が所望量だけシフトできればなんでも良い。

【0023】また、第2差動増幅部2にレベルシフタを用いない、本発明の一実施例の回路構成を、図2に示す。図2において、31は第1差動増幅部、32は第2差動増幅部そして33は信号合成回路である。

【0024】第1差動増幅部31において、入力MOS FET対36および37の入力がV_{GS}のときにおいても 動作が可能になるように、エンハンスメント型のMOS FETを入力MOSFETとして使用している。

【0025】第2差動増幅部32において、入力MOS FET対39および40の入力がV_{SS}のときにおいても 動作が可能になるように、デプリーション型のNMOS FETを入力MOSFETとして使用している。

【0026】デプリーション型NMOSFETとエンハンスメント型NMOSFETの性能の主な違いは、しきい値電圧だけでその他の基本的な性能はほとんど同じである。エンハスメント型もデプリーション型もしきい値以外同じものとして設計ができる。そこで、第2差動増幅部32の入力MOSFET39および40のしきい値を、Vssのときにおいても動作が可能になるように設定している。このため、図1におけるレベルシフタ4および5がなくても図1に示した回路構成と同様の動作を行うことができる。

【0027】また、信号合成回路を単一出力が取り出せるものとした本発明の一実施例の回路構成を、図3に示す。図3において、61は第1差動増幅部、62は第2 差動増幅部そして63は信号合成回路である。第1差動 50

増幅部および第2差動増幅部の構成・動作は、図1に示した演算増幅器と同じであるので、説明を省略する。

6

【0028】さて、信号合成回路63において、MOSFET76日 FET78および79は、カスコードMOSFETで信号の増幅を行う。図1に示した信号合成回路3が、カスコード回路でしかも全差動出力が得られるように構成されているのに対して、信号合成回路63は、単一のロードMOSFET対で、しかも片側のロードMOSFETのゲート、ドレインが接続されており、1つの合成された出力が得られる。このため、合成された後の信号をレベルシフトさせたりまた増幅させたりするのに、従来の増幅回路の取り扱いと全く同じで済むという点でも設計が容易である。

【0029】図3の回路に対してさらに性能を上げるために、図4に示すような出力用増幅部とか単位ゲインバッファを追加するなどしてもよい。図4において、91は第1差動増幅部、92は第2差動増幅部、93は信号合成回路である。これらの回路は図3に示した回路と同じの構成・動作であるので、説明を省略する。また、118は出力増幅回路である。

【0030】出力増幅回路118は、MOSFET119 および120で構成され、信号合成回路93の出力信号の増幅と出力電流能力を向上する。また、抵抗121,コンデンサ122は、位相余裕を十分保つために用いている。

[0031]

20

【発明の効果】このように、本発明の演算増幅器は、2 種類の全く同じ回路構造を有した差動増幅部を有し、そ のうちの一方にレベルシフタを介して入力信号が入るよ 30 うになっているため、同相入力信号範囲が広く、しかも 設計が容易であるという効果がある。

【図面の簡単な説明】

【図1】本発明の実施例である演算増幅器の回路図である。

【図 2 】本発明の実施例である演算増幅器の回路図である。

【図3】他の信号合成回路を用いた本発明の演算増幅器 の回路図である。

【図4】出力増幅回路を付加した本発明の演算増幅器の 回路図である。

【図5】従来の演算増幅器の回路図である。

【図6】従来の演算増幅器の入出力特性を説明する図である。

【符号の説明】

- 1 第1差動增幅部
- 2 第2差動増幅部
- 3 信号合成回路
- 4,5 レベルシフタ
- 31 第1差動增幅部
- 50 32 第2差動増幅部

(5)

特開平8-18355

7

3 3 信号合成回路 6 1 第1差動增幅部 6 2 第2差動增幅部 6 3 信号合成回路

91 第1差動増幅部

92 第2差動增幅部

93 信号合成回路


118 出力增幅回路

131 第1差動増幅部

132 第2差動增幅部


133 信号合成回路

【図1】




【図6】


8




【図2】



【図3】



[図4]



[図5]

